<!-- 本文件由脚本自动转换生成，请勿手动编辑 -->

> **《LKS32MC45x User Manual》CMP 比较器** . 完整目录见 [README.md](README.md)
>
> **声明**：本文档由芯片用户手册自动转换生成，仅供检索与查阅参考。Markdown 格式可被自由编译、修改，本文档不构成正式技术文件，相关内容以凌鸥创芯官方网站正式发布的手册为准。
>
> 南京凌鸥创芯电子有限公司 . (C) 2020, 版权归凌鸥创芯所有 . 机密文件，未经许可不得扩散

# CMP 比较器

## 概述

比较器信号处理模块(以下简称CMP模块，为便于区分后续图示中模拟比较器使用Comparator表示，数字CMP模块使用CMP表示)，用于处理6个模拟轨到轨比较器产生的输出信号，由一系列使能、极性控制、滤波等数字电路组成。信号处理时钟由系统主时钟分频得到，此模块也用于向CPU产生比较器中断。

CMP0/1可以使用MCPWM0的4路P通道进行开窗控制，CMP2/3可以使用MCPWM1的4路P通道信号进行开窗控制，CMP4/5既可以使用MCPWM0，也可以使用MCPWM1的4路P通道信号进行开窗控制。

模拟比较器未经滤波的原始输出值，可以通过读取CMP_DATA值获得。同时模拟比较器未经滤波的原始输出值也可以通过配置GPIO的第二功能送出，具体GPIO第二功能配置及引进位置，请参考器件datasheet。

关于模拟比较器的更多说明，包括其输入端信号的选择，迟滞的配置，请参考章节5.1.6。

## 寄存器

### 地址分配

CMP模块寄存器的基地址是0x4001_3000，寄存器列表如下:

表20-1比较器寄存器列表

||||
|---|---|---|
|名称|偏移地址|说明|
|CMP_IE|0x00|比较器中断使能寄存器|
|CMP_IF|0x04|比较器中断标志寄存器|
|CMP_TCLK|0x08|比较器分频时钟控制寄存器|
|CMP_CFG|0x0C|比较器控制寄存器|
|CMP_BLCWIN0|0x10|比较器开窗控制寄存器0|
|CMP_BLCWIN1|0x14|比较器开窗控制寄存器1|
|CMP_DATA|0x18|比较器输出数值寄存器|

### CMP_IE 中断使能寄存器

地址：0x4001_3000

复位值：0x0

表20-2比较器中断使能寄存器CMP_IE

|||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|15|14|13|12|11|10|9|8|7|6|5|4|3|2|1|0|
|||CMP5_RE|CMP4_RE|CMP3_RE|CMP2_RE|CMP1_RE|CMP0_RE|||CMP5_IE|CMP4_IE|CMP3_IE|CMP2_IE|CMP1_IE|CMP0_IE|
|||RW|RW|RW|RW|RW|RW|||RW|RW|RW|RW|RW|RW|
|||0|0|0|0|0|0|||0|0|0|0|0|0|

||||
|---|---|---|
|位置|位名称|说明|
|\[31:14\]||未使用|
|\[13\]|CMP5_RE|比较器5 DMA请求使能，高有效|
|\[12\]|CMP4_RE|比较器4 DMA请求使能，高有效|
|\[11\]|CMP3_RE|比较器3 DMA请求使能，高有效|
|\[10\]|CMP2_RE|比较器2 DMA请求使能，高有效|
|\[9\]|CMP1_RE|比较器1 DMA请求使能，高有效|
|\[8\]|CMP0_RE|比较器0 DMA请求使能，高有效|
|\[7:6\]||未使用|
|\[5\]|CMP5_IE|比较器5中断使能，高有效|
|\[4\]|CMP4_IE|比较器4中断使能，高有效|
|\[3\]|CMP3_IE|比较器3中断使能，高有效|
|\[2\]|CMP2_IE|比较器2中断使能，高有效|
|\[1\]|CMP1_IE|比较器1中断使能，高有效|
|\[0\]|CMP0_IE|比较器0中断使能，高有效|

由于CMP信号可能是一个慢速的电平信号，在使用CMP触发DMA时，推荐将中断触发类型选择为上升沿触发。

### CMP_IF 中断标志寄存器

地址：0x4001_3004

复位值：0x0

表20-3比较器中断标志寄存器CMP_IF

|||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|15|14|13|12|11|10|9|8|7|6|5|4|3|2|1|0|
|||||||||||CMP5_IF|CMP4_IF|CMP3_IF|CMP2_IF|CMP1_IF|CMP0_IF|
|||||||||||RW|RW|RW|RW|RW|RW|
|||||||||||0|0|0|0|0|0|

||||
|---|---|---|
|位置|位名称|说明|
|\[31:6\]||未使用|
|\[5\]|CMP5_IF|比较器5中断标志，高有效，写1清零|
|\[4\]|CMP4_IF|比较器4中断标志，高有效，写1清零|
|\[3\]|CMP3_IF|比较器3中断标志，高有效，写1清零|
|\[2\]|CMP2_IF|比较器2中断标志，高有效，写1清零|
|\[1\]|CMP1_IF|比较器1中断标志，高有效，写1清零|
|\[0\]|CMP0_IF|比较器0中断标志，高有效，写1清零|

### CMP_TCLK 分频时钟控制寄存器

地址：0x4001_3008

复位值：0x0

表20-4比较器分频时钟控制寄存器CMP_TCLK

||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|31|30|29|28|27|26|25|24|23|22|21|20|19|18||17|16|
|||||||||FIL_CLK54_DIV16||||CLK54_EN||FIL_CLK54_DIV2|||
|||||||||RW||||RW||RW|||
|||||||||0||||0||0|||
|15|14|13|12|11|10|9|8|7|6|5|4|3|2||1|0|
|FIL_CLK32_DIV16||||CLK32_EN|FIL_CLK32_DIV2|||FIL_CLK10_DIV16||||CLK10_EN||FIL_CLK10_DIV2|||
|RW||||RW|RW|||RW||||RW||RW|||
|0||||0|0|||0||||0||0|||

||||
|---|---|---|
|位置|位名称|说明|
|\[31:24\]||未使用|
|\[23:20\]|FIL_CLK54_DIV16|比较器5/4滤波时钟分频，基于MCLK进行1~16分频，影响进入比较器中断的时间|
|\[19\]|CLK54_EN|比较器5/4时钟使能，高有效|
|\[18:16\]|FIL_CLK54_DIV2|比较器5/4滤波时钟分频，3’h0:1分频, 3’h1:2分频, 3’h2:4分频, 3’h3:8分频, 3’h4:16分频, 3’h5:32分频, 3’h6:64分频, 3’h7:128分频|
|\[15:12\]|FIL_CLK32_DIV16|比较器3/2滤波时钟分频，基于MCLK进行1~16分频，影响进入比较器中断的时间|
|\[11\]|CLK32_EN|比较器3/2时钟使能，高有效|
|\[10:8\]|FIL_CLK32_DIV2|比较器3/2滤波时钟分频，3’h0:1分频, 3’h1:2分频, 3’h2:4分频, 3’h3:8分频, 3’h4:16分频, 3’h5:32分频, 3’h6:64分频, 3’h7:128分频|
|\[7:4\]|FIL_CLK10_DIV16|比较器1/0滤波时钟分频，基于MCLK进行1~16分频，影响进入比较器中断的时间|
|\[3\]|CLK10_EN|比较器1/0滤波时钟使能，高有效|
|\[2:0\]|FIL_CLK10_DIV2|比较器1/0滤波时钟分频，3’h0:1分频, 3’h1:2分频, 3’h2:4分频, 3’h3:8分频, 3’h4:16分频, 3’h5:32分频, 3’h6:64分频, 3’h7:128分频|

CMP滤波时钟频率

Freq(CMP_Filter) =
Freq(MCLK)/2<sup>CMP_TCLK.FIL_CLK_DIV2</sup>/(CMP_TCLK.FIL_CLK_DIV16+1)，其中MCLK为系统的主时钟。需要注意的是，产生CMP滤波时钟需要使能CMP_TCLK.CLK_EN位。

【图片已删除】为控制知识库体积，本文档不携带图片，相关图示请查阅凌鸥创芯官网发布的正式手册。

图20-1比较器滤波时钟产生

CMP模块使用此滤波时钟对模拟比较器的输出信号进行16时钟周期长的滤波，即只有信号稳定时间超过16个滤波时钟周期才能通过滤波器，CMP模块输出的滤波后的信号才会发生变化，如果输入信号稳定时间不足16个滤波时钟周期即发生变化，则CMP模块输出的滤波后的信号维持原值不变。**即滤波宽度=滤波时钟周期\*16。**

因为滤波时钟可以进行分频，因此CMP信号的滤波宽度范围是1\*1\*16~128\*16\*16个总线周期，即16~32768个总线周期。

### CMP_CFG 控制寄存器

地址：0x4001_300C

复位值：0x0

表20-5比较器控制寄存器CMP_CFG

|||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|31|30|29|28|27|26|25|24|23|22|21|20|19|18|17|16|
|||||||||CMP5_W_PWM_POL|CMP5_IRQ_TRIG|CMP5_IN_EN|CMP5_POL|CMP4_W_PWM_POL|CMP4_IRQ_TRIG|CMP4_IN_EN|CMP4_POL|
|||||||||RW|RW|RW|RW|RW|RW|RW|RW|
|||||||||0|0|0|0|0|0|0|0|
|15|14|13|12|11|10|9|8|7|6|5|4|3|2|1|0|
|CMP3_W_PWM_POL|CMP3_IRQ_TRIG|CMP3_IN_EN|CMP3_POL|CMP2_W_PWM_POL|CMP2_IRQ_TRIG|CMP2_IN_EN|CMP2_POL|CMP1_W_PWM_POL|CMP1_IRQ_TRIG|CMP1_IN_EN|CMP1_POL|CMP0_W_PWM_POL|CMP0_IRQ_TRIG|CMP0_IN_EN|CMP0_POL|
|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|
|0|0|0|0|0|0|0|0|0|0|0|0|0|0|0|0|

||||
|---|---|---|
|位置|位名称|说明|
|\[31:24\]||未使用|
|\[23\]|CMP5_W_PWM_POL|比较器5开窗PWM信号极性选择，在CMP_BLCWIN1使能情况下使用|
|\[22\]|CMP5_IRQ_TRIG|比较器5中断触发类型，0:电平触发，1:上升沿触发|
|\[21\]|CMP5_IN_EN|比较器5信号输入使能|
|\[20\]|CMP5_POL|比较器5极性选择，0:高电平有效；1:低电平有效|
|\[19\]|CMP4_W_PWM_POL|比较器4开窗PWM信号极性选择，在CMP_BLCWIN1使能情况下使用|
|\[18\]|CMP4_IRQ_TRIG|比较器4中断触发类型，0:电平触发，1:上升沿触发|
|\[17\]|CMP4_IN_EN|比较器4信号输入使能|
|\[16\]|CMP4_POL|比较器4极性选择，0:高电平有效；1:低电平有效|
|\[15\]|CMP3_W_PWM_POL|比较器3开窗PWM信号极性选择，在CMP_BLCWIN0使能情况下使用|
|\[14\]|CMP3_IRQ_TRIG|比较器3中断触发类型，0:电平触发，1:上升沿触发|
|\[13\]|CMP3_IN_EN|比较器3信号输入使能|
|\[12\]|CMP3_POL|比较器3极性选择，0:高电平有效；1:低电平有效|
|\[11\]|CMP2_W_PWM_POL|比较器2开窗PWM信号极性选择，在CMP_BLCWIN0使能情况下使用|
|\[10\]|CMP2_IRQ_TRIG|比较器2中断触发类型，0:电平触发，1:上升沿触发|
|\[9\]|CMP2_IN_EN|比较器2信号输入使能|
|\[8\]|CMP2_POL|比较器2极性选择，0:高电平有效；1:低电平有效|
|\[7\]|CMP1_W_PWM_POL|比较器1开窗PWM信号极性选择，在CMP_BLCWIN0使能情况下使用|
|\[6\]|CMP1_IRQ_TRIG|比较器1中断触发类型，0:电平触发，1:上升沿触发|
|\[5\]|CMP1_IN_EN|比较器1信号输入使能|
|\[4\]|CMP1_POL|比较器1极性选择，0:高电平有效；1:低电平有效|
|\[3\]|CMP0_W_PWM_POL|比较器0开窗PWM信号极性选择，在CMP_BLCWIN0使能情况下使用|
|\[2\]|CMP0_IRQ_TRIG|比较器0中断触发类型，0:电平触发，1:上升沿触发|
|\[1\]|CMP0_IN_EN|比较器0信号输入使能|
|\[0\]|CMP0_POL|比较器0极性选择，0:高电平有效；1:低电平有效|

以比较器0/1为例，其极性及使能控制如图20-2所示。

【图片已删除】为控制知识库体积，本文档不携带图片，相关图示请查阅凌鸥创芯官网发布的正式手册。

图20-2比较器控制及中断产生逻辑(以CMP0/1为例)

比较器模块与MCPWM模块可以联合动作，其中MCPWM模块的P管控制信号可以作为比较器开窗的控制信号。但比较器自身的中断信号产生于开窗控制无关，仅仅受CMP_CFG寄存器影响。

MCPWM的fail信号可以来自GPIO，也可以来自比较器模块，使用MCPWM_FAIL寄存器进行控制。如果MCPWM的fail信号来自比较器，则是经过比较器模块内部的开窗控制的。fail信号进入MCPWM后也会进行极性使能以及滤波等处理，与比较器模块类似但完全独立，由MCPWM内部的寄存器进行控制。MCPWM内部与fail相关的错误中断信号产生收到MCPWM内部有关极性使能滤波控制寄存器的影响。具体请参考MCPWM章节。

【图片已删除】为控制知识库体积，本文档不携带图片，相关图示请查阅凌鸥创芯官网发布的正式手册。

图20-3
CMP与MCPWM的联动

对于比较器的开窗功能，若CMP_CFG.CMP0_PWM_POL=1，则在对应MCPWM
CHNx_P信号为1时，比较器0可以产生比较信号输出，其他时刻比较信号为0；反之，若CMP_CFG.CMP0_PWM_POL=0，则在对应MCPWM
CHNx_P信号为0时，比较器0可以产生比较信号输出，其他时刻比较信号为0。比较器1的开窗控制信号极性由CMP_CFG.CMP1_PWM_POL位进行控制，逻辑相同。

注意：CMP_CFG.CMP0_PWM_POL和CMP_CFG.CMP1_PWM_POL同时会影响送入MCPWM模块作为FAIL信号的比较器信号，如图20-4所示。来自比较器的MCPWM
FAIL信号为模拟比较器输出的原始信号，未经过比较器数字接口模块的滤波处理，但是可以被MCPWM的通道信号进行开窗控制，开窗控制设置见比较器数字接口模块。FAIL信号进入MCPWM模块后，可以通过设置MCPWM_TCLK进行滤波。

【图片已删除】为控制知识库体积，本文档不携带图片，相关图示请查阅凌鸥创芯官网发布的正式手册。

图20-4比较器开窗功能图示

### CMP_BLCWIN0 开窗控制寄存器0

地址：0x4001_3010

复位值：0x0

表20-6比较器开窗控制寄存器0 CMP\_
BLCWIN0

|||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|15|14|13|12|11|10|9|8|7|6|5|4|3|2|1|0|
|CMP3_CHN3P_WIN_EN|CMP3_CHN2P_WIN_EN|CMP3_CHN1P_WIN_EN|CMP3_CHN0P_WIN_EN|CMP2_CHN3P_WIN_EN|CMP2_CHN2P_WIN_EN|CMP2_CHN1P_WIN_EN|CMP2_CHN0P_WIN_EN|CMP1_CHN3P_WIN_EN|CMP1_CHN2P_WIN_EN|CMP1_CHN1P_WIN_EN|CMP1_CHN0P_WIN_EN|CMP0_CHN3P_WIN_EN|CMP0_CHN2P_WIN_EN|CMP0_CHN1P_WIN_EN|CMP0_CHN0P_WIN_EN|
|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|
|0|0|0|0|0|0|0|0|0|0|0|0|0|0|0|0|

||||
|---|---|---|
|位置|位名称|说明|
|\[31:16\]||保留|
|\[15\]|CMP3_CHN3P_WIN_EN|使用MCPWM1模块CHN3_P通道输出的P管开关控制信号作为比较器3开窗使能|
|\[14\]|CMP3_CHN2P_WIN_EN|使用MCPWM1模块CHN2_P通道输出的P管开关控制信号作为比较器3开窗使能|
|\[13\]|CMP3_CHN1P_WIN_EN|使用MCPWM1模块CHN1_P通道输出的P管开关控制信号作为比较器3开窗使能|
|\[12\]|CMP3_CHN0P_WIN_EN|使用MCPWM1模块CHN0_P通道输出的P管开关控制信号作为比较器3开窗使能|
|\[11\]|CMP2_CHN3P_WIN_EN|使用MCPWM1模块CHN3_P通道输出的P管开关控制信号作为比较器2开窗使能|
|\[10\]|CMP2_CHN2P_WIN_EN|使用MCPWM1模块CHN2_P通道输出的P管开关控制信号作为比较器2开窗使能|
|\[9\]|CMP2_CHN1P_WIN_EN|使用MCPWM1模块CHN1_P通道输出的P管开关控制信号作为比较器2开窗使能|
|\[8\]|CMP2_CHN0P_WIN_EN|使用MCPWM1模块CHN0_P通道输出的P管开关控制信号作为比较器2开窗使能|
|\[7\]|CMP1_CHN3P_WIN_EN|使用MCPWM0模块CHN3_P通道输出的P管开关控制信号作为比较器1开窗使能|
|\[6\]|CMP1_CHN2P_WIN_EN|使用MCPWM0模块CHN2_P通道输出的P管开关控制信号作为比较器1开窗使能|
|\[5\]|CMP1_CHN1P_WIN_EN|使用MCPWM0模块CHN1_P通道输出的P管开关控制信号作为比较器1开窗使能|
|\[4\]|CMP1_CHN0P_WIN_EN|使用MCPWM0模块CHN0_P通道输出的P管开关控制信号作为比较器1开窗使能|
|\[3\]|CMP0_CHN3P_WIN_EN|使用MCPWM0模块CHN3_P通道输出的P管开关控制信号作为比较器0开窗使能|
|\[2\]|CMP0_CHN2P_WIN_EN|使用MCPWM0模块CHN2_P通道输出的P管开关控制信号作为比较器0开窗使能|
|\[1\]|CMP0_CHN1P_WIN_EN|使用MCPWM0模块CHN1_P通道输出的P管开关控制信号作为比较器0开窗使能|
|\[0\]|CMP0_CHN0P_WIN_EN|使用MCPWM0模块CHN0_P通道输出的P管开关控制信号作为比较器0开窗使能|

### CMP_BLCWIN1 开窗控制寄存器1

地址：0x4001_3014

复位值：0x0

表20-7比较器开窗控制寄存器1 CMP\_
BLCWIN0

|||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|15|14|13|12|11|10|9|8|7|6|5|4|3|2|1|0|
|CMP5_1CHN3P_WIN_EN|CMP5_1CHN2P_WIN_EN|CMP5_1CHN1P_WIN_EN|CMP5_1CHN0P_WIN_EN|CMP5_0CHN3P_WIN_EN|CMP5_0CHN2P_WIN_EN|CMP5_0CHN1P_WIN_EN|CMP5_0CHN0P_WIN_EN|CMP4_1CHN3P_WIN_EN|CMP4_1CHN2P_WIN_EN|CMP4_1CHN1P_WIN_EN|CMP4_1CHN0P_WIN_EN|CMP4_0CHN3P_WIN_EN|CMP4_0CHN2P_WIN_EN|CMP4_0CHN1P_WIN_EN|CMP4_0CHN0P_WIN_EN|
|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|RW|
|0|0|0|0|0|0|0|0|0|0|0|0|0|0|0|0|

||||
|---|---|---|
|位置|位名称|说明|
|\[31:16\]||保留|
|\[15\]|CMP5_1CHN3P_WIN_EN|使用MCPWM1模块CHN3_P通道输出的P管开关控制信号作为比较器5开窗使能|
|\[14\]|CMP5_1CHN2P_WIN_EN|使用MCPWM1模块CHN2_P通道输出的P管开关控制信号作为比较器5开窗使能|
|\[13\]|CMP5_1CHN1P_WIN_EN|使用MCPWM1模块CHN1_P通道输出的P管开关控制信号作为比较器5开窗使能|
|\[12\]|CMP5_1CHN0P_WIN_EN|使用MCPWM1模块CHN0_P通道输出的P管开关控制信号作为比较器5开窗使能|
|\[11\]|CMP5_0CHN3P_WIN_EN|使用MCPWM0模块CHN3_P通道输出的P管开关控制信号作为比较器5开窗使能|
|\[10\]|CMP5_0CHN2P_WIN_EN|使用MCPWM0模块CHN2_P通道输出的P管开关控制信号作为比较器5开窗使能|
|\[9\]|CMP5_0CHN1P_WIN_EN|使用MCPWM0模块CHN1_P通道输出的P管开关控制信号作为比较器5开窗使能|
|\[8\]|CMP5_0CHN0P_WIN_EN|使用MCPWM0模块CHN0_P通道输出的P管开关控制信号作为比较器5开窗使能|
|\[7\]|CMP4_1CHN3P_WIN_EN|使用MCPWM1模块CHN3_P通道输出的P管开关控制信号1作为比较器4开窗使能|
|\[6\]|CMP4_1CHN2P_WIN_EN|使用MCPWM1模块CHN2_P通道输出的P管开关控制信号作为比较器4开窗使能|
|\[5\]|CMP4_1CHN1P_WIN_EN|使用MCPWM1模块CHN1_P通道输出的P管开关控制信号作为比较器4开窗使能|
|\[4\]|CMP4_1CHN0P_WIN_EN|使用MCPWM1模块CHN0_P通道输出的P管开关控制信号作为比较器4开窗使能|
|\[3\]|CMP4_0CHN3P_WIN_EN|使用MCPWM0模块CHN3_P通道输出的P管开关控制信号作为比较器4开窗使能|
|\[2\]|CMP4_0CHN2P_WIN_EN|使用MCPWM0模块CHN2_P通道输出的P管开关控制信号作为比较器4开窗使能|
|\[1\]|CMP4_0CHN1P_WIN_EN|使用MCPWM0模块CHN1_P通道输出的P管开关控制信号作为比较器4开窗使能|
|\[0\]|CMP4_0CHN0P_WIN_EN|使用MCPWM0模块CHN0_P通道输出的P管开关控制信号作为比较器4开窗使能|

通常CMP\_
BLCWIN\[3:0\]中有1bit为1，表明使用对应的CHNx_P对比较器的信号产生进行控制。如果CMP\_
BLCWIN\[3:0\]为4’b0000，则表示比较器比较信号的产生与MCPWM信号无关。

CMP0/1可以使用MCPWM0的4路P通道进行开窗控制，CMP2/3可以使用MCPWM1的4路P通道信号进行开窗控制，CMP4/5既可以使用MCPWM0，也可以使用MCPWM1的4路P通道信号进行开窗控制。

### CMP_DATA 输出数据寄存器

地址：0x4001_3018

复位值：0x0

表20-8比较器输出数据寄存器CMP\_ DATA

|||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|15|14|13|12|11|10|9|8|7|6|5|4|3|2|1|0|
|||CMP5_FLT_DATA|CMP4_FLT_DATA|CMP3_FLT_DATA|CMP2_FLT_DATA|CMP1_FLT_DATA|CMP0_FLT_DATA|||CMP5_RAW_DATA|CMP4_RAW_DATA|CMP3_RAW_DATA|CMP2_RAW_DATA|CMP1_RAW_DATA|CMP0_RAW_DATA|
|||RO|RO|RO|RO|RO|RO|||RO|RO|RO|RO|RO|RO|
|||0|0|0|0|0|0|||0|0|0|0|0|0|

||||
|---|---|---|
|位置|位名称|说明|
|\[31:14\]||未使用|
|\[13\]|CMP5_FLT_DATA|比较器5经过滤波后的信号|
|\[12\]|CMP4_FLT_DATA|比较器4经过滤波后的信号|
|\[11\]|CMP3_FLT_DATA|比较器3经过滤波后的信号|
|\[10\]|CMP2_FLT_DATA|比较器2经过滤波后的信号|
|\[9\]|CMP1_FLT_DATA|比较器1经过滤波后的信号|
|\[8\]|CMP0_FLT_DATA|比较器0经过滤波后的信号|
|\[7:6\]||未使用|
|\[5\]|CMP5_RAW_DATA|比较器5原始输出信号，直接来自模拟比较器5|
|\[4\]|CMP4_RAW_DATA|比较器4原始输出信号，直接来自模拟比较器4|
|\[3\]|CMP3_RAW_DATA|比较器3原始输出信号，直接来自模拟比较器3|
|\[2\]|CMP2_RAW_DATA|比较器2原始输出信号，直接来自模拟比较器2|
|\[1\]|CMP1_RAW_DATA|比较器1原始输出信号，直接来自模拟比较器1|
|\[0\]|CMP0_RAW_DATA|比较器0原始输出信号，直接来自模拟比较器0|

